CMOS逻辑电路 - 异或门
2020-04-08 23:03:26
冯必正
313
异或门 （英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、一个输出端，多输入异或门可由两输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。即如果两个输入不同，则异或门输出高电平1。
“异或逻辑”关系是指：当两个逻辑自变量取值相异时，函数为1;反之，当自变量取值相同时，函数为0。或者说：当两个输入信号相异时有输出，而相同时没有输出。
真值表：
| 输入A | 输入B | 输出Y |
|---|---|---|
| 0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
异或门在计算电路及数字信号传输的纠错电路中有着广泛的用途。常用异或门集成电路型号为74LS386，内含4个二输入端异或门电路，其引脚功能和内部逻 辑结构如图所示：
图一：异或门逻辑结构与常用知识
